Technology

Physical Design

첨단 공정 설계

SEMIFIVE는 첨단 공정 기술에 대한 풍부한 경험을 축적해왔습니다. SEMIFIVE는 삼성 파운드리의 5nm 공정을 기반으로 SoC를 설계한 최초의 DSP입니다. SEMIFIVE는 고객이 삼성 파운드리의 5nm, 8nm, 14nm 등 선도적인 FinFET 공정 노드를 이용할 수 있도록 지원합니다. 고객과 협력하여 설계 옵션을 분석하고 특정 애플리케이션의 요구 사항을 충족하는 최상의 솔루션을 도출합니다.

다양한 애플리케이션에 대한 설계 전문성

고객 맞춤형 칩은 특정 애플리케이션에 주력해야 가치를 창출할 수 있습니다. 이 가치는 타깃 애플리케이션에 맞게 설계의 모든 측면을 조정하고 최적화할 때 극대화됩니다. 그렇기 때문에 오늘날 SoC설계에서 다양한 애플리케이션에 대한 설계 경험은 필수입니다. SEMIFIVE의 Physical Engineering Team은 AI, LTE/5G, 비전/카메라, 디지털 TV, 모바일, AIoT, 오토모티브 엔드 마켓 등 광범위한 설계 역량을 보유하고 있습니다. SEMIFIVE와 함께 성공적으로 차세대 칩을 만들어 보세요.

피지컬 디자인 역량

Place and Route in advanced FinFET nodes (14nm/8nm/5nm and more)
- Tapeout experiences in Samsung Foundry 5nm
- Experienced Complex Power Domains with UPF
Parasitic Extraction with StarRC
Physical Verification Signoff with ICV and Calibre
IR/EM/Jitter signoff with Redhawk and Redhawk-SC
Timing ECO and signoff with PrimeTime
Physical Synthesis/SCAN/BIST
Low power implementation and signoff
Full-Chip SoC tapeout

설계 프로젝트 예제

5nm

Technology: Samsung 5nm
Application: Data Center AI SoC
Die Size: 11mm x 11mm
Operating Frequency: 1.5GHz for logic
Hierarchical Design
Main IPs
- NE IP: 1.5GHz
- Processor IP: CA53 Quad (1.5GHz in ND)
- Interface IP: DDR6, PCIe Gen5
- FlexNOC Bus
Responsibilities
- Hierarchical P&R (full-chip)
- RDL routing and BUMP
Power/Signal EM, IR, DVD signoff (full-chip)Physical Verification Signoff (full-chip)

14nm

Technology: Samsung 14nm
Application : Data Center AI SoC
Die Size: 14mm x 13mm
Operating Frequency : 2GHz
Hierarchical Design
- Physical Partitions: 23 ea
- Instance Count: 90M
Main IPs
- Processor IP: RISC-V U74-MC, Customer IP (2GHz in OD)
- Interface IP: LPDDR4 (4.267GHz), PCIe Gen4
Responsibilities
- Hierarchical P&R (full-chip)
- RDL routing and BUMP
- Power/Signal EM, IR, DVD signoff (full-chip)
- Physical Verification Signoff (full-chip)

추가 정보 얻기

"*" 필수 필드를 나타냅니다